2020年秋季開始在全球爆發的芯片短缺在2021年持續了整整一年，但這一趨勢并未緩解。半導體行業正在擴大產能，同時積極升級工藝以提高生產率。另一方面，新冠病毒繼續變異，疫情的持續繼續對整個半導體行業產生影響。遠程辦公、在線會議和在線教育習慣的形成加速了幾個行業的數字化轉型，也從側面推動了網絡通信、人工智能、存儲和云服務的技術更新。
1 3nm工藝批量生產
在半導體尖端制造工藝方面，三星代工在2020年暫時將4LPE調整為完整工藝節點。也就是說，4nm工藝將成為三星在下一段時間內推廣的重點。2021年10月，臺積電發布消息稱，N3工藝基本明朗略有延遲，2022年或將成為4nm工藝年。iPhone 14要趕上3nm工藝幾乎是沒有希望的。
但基本上，很明顯，盡管使用臺積電N3工藝的最快芯片可能需要等到2023年第一季度，但N3工藝量產顯然要到2022年第四季度。
我們認為三星3nm GAA可能比臺積電N3晚一點。三星開始在3nm節點使用GAA結構晶體管作為重點，但事實上，三星也未能如期推進。而且根據三星目前的公開數據，其最早的3nm工藝可能在技術層面受到更大的不確定性。
至于英特爾3，它完全無法趕上2022年的班車。臺積電N3將繼續保持其市場主導地位，暫時領先其他兩個競爭對手。但踩下N3的剎車實際上為2nm時代的到來埋下了隱患。
一方面，英特爾20A工藝預計將于2024年上半年問世。英特爾18A可能會出現在2025年下半年——英特爾在這兩個節點重返技術領先地位的決心相當堅定。另一方面，三星預計將在2025年下半年大規模生產2nm工藝。這將是其第三代GAA結構晶體管，即其3nm工藝盡管很難獲得市場主導地位，但該技術將為其2nm工藝提供強有力的支持。這些都增加了后續2nm工藝市場競爭的不確定性。
2 DDR5標準內存進入量產和商用
2020年7月15日，為了應對從客戶端系統到高性能服務器等廣泛應用面臨的性能和功耗挑戰，固態技術委員會（JEDEC）正式發布了下一代主流內存標準DDR5 SDRAM（JESD79-5）的最終規范，開啟了全球計算機內存技術的新時代。JEDEC將DDR5描述為一種“革命性”的內存架構，并認為其出現標志著該行業即將向DDR5服務器雙列直插內存模塊（DIMM）過渡。
DDR5型
根據市場研究公司Omdia的數據，DDR5的市場需求從2020年開始出現，到2022年，DDR5將占整個DRAM市場的10%，到2024年將擴大到43%。2023年，DDR5將在手機、筆記本電腦和個人電腦等主流市場廣泛采用，出貨量將大幅超過DDR4，完成兩種技術之間的快速過渡。
內存帶寬的增長速度遠遠快于處理器性能，這是DDR5推出的基本驅動力。但與之前的產品迭代不同的是，該產品主要關注如何降低功耗，并將PC作為應用程序進行優先考慮，業界普遍認為DDR5將效仿DDR4，在數據中心占據領先地位。
DDR5最引人注目的地方是速度比已經“超高速”的DDR4更快。與DDR4內存在1.6GHz時鐘頻率下的最大3.2Gbps傳輸速度相比，新的DDR5內存達到了6.4Gbps的最大傳輸速度，并將電源電壓從DDR4的1.2V同步到1.1V，進一步提高了內存的能效性能。
目前，三星、SK海力士和美光等全球存儲巨頭已經宣布了各自DDR5產品的量產和商業時間表。然而，DDR5不會在一夜之間上市，需要生態系統的大力支持，包括系統和芯片服務提供商、渠道供應商、云服務提供商和原始設備制造商。
3 DPU市場蛋糕繼續增長并爆炸
民主黨的綽號在2020年底開始流行起來。我們認為，使DPU一詞流行起來的市場行為是：首先，NVIDIA收購了以色列公司Mellanox，該公司在第二年創造了“DPU”一詞；其次，初創公司Fungible在同年大力推廣DPU一名稱。
DPU中的D表示DATA數據。智能網卡迅速發展成為DPU數據處理器。以閃電般的速度，在短時間內涌現出數十家DPU初創公司。
DPU本質上是智能網卡的進化，但從DPU的熱情不難看出，數據中心對數據方向的專用處理器以及形式上的進一步固定和標準化有著強烈的渴望。
數據處理單元
在數據中心的早期，有一個術語叫做“數據中心稅”，即服務器購買了許多核心CPU。但對于最后的業務，這些核心中的一些在默認情況下被“蠶食”了。因為這些處理器資源需要用來做數據虛擬聯網、安全、存儲、虛擬化等工作。當這些任務變得越來越復雜時，DPU就出現了。正如圖形計算有GPU，人工智能計算有NPU一樣，DPU是這個時代專用計算興起的產物。
一般來說，DPU的工作包括：首先，卸載原始CPU OVS、存儲、安全服務和其他活動；其次，管理系統管理程序做隔離、虛擬化實現；第三，通過多種方式，進一步加快跨節點數據處理。
不難理解，DPU已經成為數據中心的標準。然而，在具體實施方面，不同的DPU不應該在同一個舞臺上，這是由于它們所扮演的角色不同造成的。例如，盡管英特爾的IPU也是一個DPU，但在責任和工作偏見方面，它仍然與NVIDIA DPU不同。因此，DPU市場可能會被細分。以及數據中心系統公司正在研究他們自己的更具適應性的DPU，這給DPU市場帶來了不確定性。
4跨越“存儲墻”和“電源墻”的存儲和計算集成
存儲器中處理（PIM）概念的形成可以追溯到20世紀70年代，但由于芯片設計和制造成本的復雜性以及缺乏殺手級的大數據應用程序來驅動，這一概念受到了限制。
近年來，隨著芯片制造工藝的進步和人工智能應用的發展，處理器的功能越來越強大，速度越來越快，存儲容量也越來越大。面對海量數據，數據處理速度慢、處理能耗高等問題已成為計算瓶頸。從處理單元外的存儲器中提取數據時，處理時間往往比計算時間長數百或數千倍，整個過程的能耗大致在60%至90%之間，效率非常低。
另一方面，接近極限的摩爾定律和受存儲墻限制的馮·諾依曼架構在計算能力增強方面已經無法滿足這個時代的需求。當前試圖解決“存儲墻”和“電源墻”問題的非馮·諾依曼體系結構包括低電壓亞閾值數字邏輯ASIC、神經形態和模擬計算。非馮-諾依曼體系結構包括低電壓亞閾值數字邏輯ASIC、神經形態計算和模擬計算，其中存儲器計算集成是最直接、最有效的。
這是一種新型的計算架構，可以進行二維和三維矩陣乘法運算，而不是在傳統的邏輯計算單元上進行優化。這在理論上可以消除數據傳輸的延遲和功耗，使人工智能計算的效率提高數百倍并降低成本，因此特別適合神經網絡。
5 5G建設聚焦自主組網和毫米波
憑借光纖般的速度、超低延遲和網絡容量，5G的影響力與電力一樣大，徹底改變了所有行業。
作為對Sub-6GHz頻段的有力補充，5G毫米波具有高頻寬帶容量、易于與波束逸度結合、超低延遲等突出優勢，有利于推動工業互聯網、AR/VR、云游戲、實時計算等行業的發展。同時，毫米波可以支持高精度定位和高設備集成的密集區域部署，這將有助于促進基站和終端的小型化。
根據GSMA的“毫米波應用價值”報告，到2035年，5G毫米波預計將創造5650億美元的全球GDP，并產生1520億美元稅收，占5G創造的總價值的25%。
目前，48個國家的186家運營商正計劃開發26-28 GHz、37-40 GHz和47-48 GHz毫米波頻譜的5G；23個國家的134家運營商持有毫米波部署許可證，其中北美、歐洲和亞洲占所有頻譜部署的75%。其中，26-28 GHz是部署和許可最多的毫米波段，37-40 GHz緊隨其后。
但并不是所有的應用場景都需要毫米波覆蓋。201年7月，中國工業網、工業和信息化部對港口、電力、農業9個場景進行了5G業務深化。上述場景要求非常高，延遲非常高，這對毫米波來說是有利的。
6款EDA工具開始使用AI設計芯片
當前的智能手機、車聯網、物聯網等終端對SOC PPA（功耗、性能、面積）提出了更高的要求。面對數億晶體管的芯片設計規模，以及異構集成、系統級封裝、芯片等新的封裝方向，如果沒有機器學習（ml）和人工智能助手，工程師將面臨更嚴峻的挑戰。
將人工智能設計從概念升級到現實世界階段，無論是將人工智能算法應用于EDA工具，使芯片設計“AI Inside”，還是專注于如何設計EDA工具，幫助人工智能芯片高效設計“AI Outside”，EDA行業和學界都已開始行動起來。在國家戰略層面，美國國防高級研究計劃局（DARPA）甚至開始將電子資產智能設計（IEDA）作為代表性項目，重點突破優化算法、亞7納米芯片設計支持、布線和設備自動化等關鍵技術挑戰。
事實上，人工智能用于芯片設計并不是什么新鮮事。谷歌當時在TPU芯片的設計中使用了人工智能技術；三星在芯片設計中融入了人工智能技術，據稱超出了此前可實現的芯片PPA效果；英偉達也在使用人工智能算法來優化5納米和3納米芯片的設計。
總的來說，芯片設計（或物理實現）的后端，尤其是在占人力巨大比例的布局和布線領域，是人工智能的關鍵。快速建模、電路仿真、提高VLSI QoR等也是EDA使用人工智能的方向。可以看出，人工智能目前的優勢是進行大規模計算、比較提取，或對某些功能的增強，而在“0到1”的創建階段和決策階段，仍然需要與人類工程師合作。但不管怎么說，人工智能將是EDA未來發展的終極形式，也是未來幾年提高芯片設計效率的關鍵。
7 Matter將推動物聯網和智能家居連接標準的統一
連接標準聯盟（前身為Zigbee聯盟）和亞馬遜、蘋果和谷歌等智能家居制造商開發了Matter，這是一種基于原始IP連接家庭項目（CHIP）的標準化互連。Matter是一種標準化的互連協議，旨在實現不同制造商的物聯網設備的互操作性和兼容性，并使用各種無線連接標準，從而為消費者帶來更好的設備安裝和操作體驗，簡化制造商和開發商的物聯網設備開發流程。
Matter作為應用層，將使用各種IP協議和互連標準操作的設備統一起來，支持它們跨平臺通信。Matter協議目前支持三種底層通信協議——以太網、Wi-Fi和線程——還統一了低功耗藍牙（BLE）作為配對方法的使用。它是一種在現有協議之上運行的架構，未來將支持更多協議，包括Zigbee和Z-Wave。
Matter標準已經得到互聯網巨頭（亞馬遜、蘋果和谷歌）、芯片供應商（硅實驗室、恩智浦和樂芯科技）、物聯網和智能家居設備制造商（宜家、華為和OPPO）以及智能家居平臺（涂鴉和五聯）的支持，預計從2022年起將在全球范圍內迅速增長和傳播。預計從2022年起，它將成為物聯網和智能家居的統一互聯標準。
8 RISC-V體系結構處理器進入高性能計算應用
10年前，起源于加州大學伯克利分校的RISC-V已經成為主流的微處理器架構指令集（ISA），但其主要應用也僅限于嵌入式系統和微控制器（MCU）領域，尤其是物聯網市場。這種開源、免費、免費的微處理器體系結構能否作為X86和ARM的高性能計算（HPC）？從芯片巨頭、Fabless初創公司到微處理器內核IP開發商，都試圖將RISC-V引入AI、5G和服務器等高性能計算應用。
RISC-V病毒
SIIVE的性能系列是其性能最高的RISC-V內核，專為網絡、邊緣計算、自主機器、5G基站、虛擬/增強現實而設計。最新的P550微處理器采用RISC-V RV64GBC ISA，13級流水線/三次啟動/圖表，四核集群具有4MB的三級緩存，主頻2.4 GHz。P550內核SPECINT 2006測試性能為8.65/GHz。與ARM Cortex-A75相比，SPECINT2006和SPECFP2006整數/浮點參考測試的性能更高，占用面積更小。四核P550集群的占用空間大致相當于一個Cortex-A75。
Intel將在其7nm Horse Creek平臺中使用P550內核，通過將DDR和PCIe等Intel接口IP與SiFive的最高性能處理器相結合，Horse Creeks將為高端RISC-V應用程序提供有價值且可擴展的開發工具。
硅谷IC設計初創公司Esperanto推出了ET-SoC-1，這是一種人工智能油門芯片，具有1000多個集成RISC-V核心，專為數據中心的人工智能推理而設計。ET-SoC-1采用臺積電的7nm工藝，集成240億個晶體管，包括1088個高性能ET-Minion 64位RISC-V有序內核（每個內核都配有矢量/張量單元）；四個高性能ET Maxion 64位RISC-V無序內核；以及超過160MB的片上SRAM。用于LPDDR4x DRAM和eMMC FLASH的外部大容量存儲器接口；PCIe x8 Gen4和其他通用I/O接口。該芯片的峰值計算性能為100-200 TOPS，用于ML推理，操作功耗小于20W。
9先進的封裝技術成為“新摩爾定律”
在過去的幾十年里，摩爾定律就像是引領半導體行業發展的燈塔。然而，由于物理限制和制造成本的原因，當先進的工藝技術達到5納米、3納米甚至2納米時，通過晶體管小型化工藝實現更高經濟價值的邏輯正逐漸變得不那么有效。
從市場趨勢來看，過去十年數據計算的發展已經超過了過去四十年的總和。云計算、大數據分析、人工智能、人工智能推斷、移動計算，甚至自動駕駛汽車都需要大量計算。為了解決力增長問題，除了通過CMOS微型化繼續提高密度外，將不同的工藝/架構、不同的指令和硬件的不同功能結合起來是很重要的。
因此，一條不再是直線的IC技術發展道路，以及市場對創新解決方案的需求，將封裝，特別是先進的封裝技術，推向了創新的前沿。
最新研究數據顯示，從2020年到2026年，先進包裝市場的復合年增長率將約為7.9%。到2025年，僅收入一項，該市場就將超過420億美元，幾乎是傳統封裝市場預期增長率（2.2%）的三倍。其中，2.5D/3D堆疊IC、嵌入式芯片（嵌入式芯片，ED）和扇出封裝（扇出，FO）是增長最快的技術平臺，復合年增長率分別為21%、18%和16%。
目前，OSAT公司、鑄造廠、IDM、Fabless公司、EDA工具供應商等都在加入先進封裝市場的競爭，并投入了巨額資金。但總的來說，在可預見的未來，2.5D/3D封裝技術將成為“先進封裝”的核心，而提高互連密度和采用Chiplet設計將是驅動“先進包裝”發展的兩條技術路徑。為了展示先進包裝的最大價值，需要全產業鏈的協同作用。
10汽車領域控制器和汽車大腦
整個汽車電氣電子架構正在經歷從傳統的分布式架構向基于DCU的集中式架構和基于DCU融合的區域架構的轉變。
目前，汽車電子電氣架構主要呈現智能座艙、智能計算、智能駕駛三域控制架構的現狀。預計2030年后，隨著自動駕駛技術路線的逐步成熟，自動駕駛高性能芯片將與駕駛艙主控芯片進一步集成到中央計算芯片，從而通過集成進一步提高計算效率、降低成本。
這意味著，汽車現在需要一個非常強大的“大腦”——既要發揮硬件中樞的作用，又要有非常強大的計算能力來滿足上述轉型過程中產生的硬件和軟件的新需求。
事實上，對于自動駕駛系統的發展，業界普遍認為，從L2+輔助駕駛到L4/L5級自動駕駛的漸進路線是最可行的路徑。這就要求相應的中央計算平臺具有高超的可擴展性，支持系統開發的順利演進，滿足各級自動駕駛對運算能力和功耗的差異化要求，提高主機廠等合作伙伴的開發效率。
當然，汽車大腦芯片不能只關心峰值功率而是要綜合平衡。應考慮信息安全、功能安全、異構架構、不同數據類型處理、熱管理等。同時，考慮到“軟件定義汽車”已經成為行業共識，在設計中，也需要預留足夠的冗余空間來應對不斷變化的汽車架構和人工智能算法。
在未來，汽車將毫無疑問，它是一個機電智能。現有的子系統是集成的，因為大量集成將成為一種趨勢。這也使得硬件開發瓶頸在突破后，優秀的用戶體驗導致軟件開始成為汽車的重要賣點。
